EPFL实验室开发设计低功耗电路的方法

洛桑联邦理工学院(EPFL)实验室提出了一种新型的逻辑图和相关的优化方法，可用于设计能效，速度或尺寸提高近20%的计算机芯片。该实验室刚刚与电子设计自动化和芯片制造软件的全球领导者Synopsys签订了许可协议。

EPFL的集成系统实验室(LSI)开发了一种方法，可通过以全新的方式绘制逻辑流程来降低计算机芯片的功耗要求。通过对电子电路上数十亿个晶体管的门使用一组不同的逻辑功能，该系统缩短了电路的计算步骤。这意味着芯片设计人员可以使他们的芯片更小，更快或更节能。行业领导者Synopsys刚刚通过非排他性许可协议获得了使用该技术的权利。

流式逻辑结构，可提供功能更强大的芯片

今天，大多数工程师使用电子设计自动化软件来设计电路。该软件程序将复杂的计算模型转换为数十亿个微型晶体管的迷宫。由Giovanni De Micheli领导的LSI实验室在设计自动化方面拥有长期和享誉全球的经验。只有很少的公司和商业产品在使用，可以支撑整个半导体行业的发展。卢卡·阿马鲁(LucaAmarù)–博士期间 LSI的一名学生—着手从根本上改变设计自动化软件生成逻辑图的方式，以产生更好的设计。

拥有计算机科学博士学位的Amarù提出了一种仅使用两个逻辑原语的方法：多数和逆变器。这些功能显示在多数逆变器图(MIG)中。初步研究表明，他的方法可以减少执行给定任务所需的逻辑步骤。后来的实验证实了这一点，发现MIG优化相对于标准程序平均减少了18%的逻辑级别。这样可以释放晶体管的能力来完成其他任务;工程师还可以利用这些收益来提高芯片速度或缩小设备尺寸。

现在，他是Synopsys的高级研发经理，他的发现进一步扩大了。他还开发了一种新的布尔代数来表示逻辑函数，这为他的系统带来了额外的效率提升。

比以前更小，更快的芯片

实验室测试表明，Amarù的方法还可以与市场上已有的组件(例如加法器和除法器)配合使用。根据安排许可协议的EPFL技术转让经理Mauro Lattuada的说法，该方法构成了一次重要的革命：“这种绘制集成电路图的新方法不仅将功耗，计算时间或空间减少了近20% ，但也为我们提供了一种可用于其他应用程序的新逻辑范例，例如设计和改进FPGA [现场可编程门阵列]或搜索和分析数据集。”