基于3D忆阻器的电路用于大脑启发式计算

马萨诸塞州大学和空军研究实验室信息局的研究人员最近创建了一种3-D计算电路，该电路可用于映射和实现复杂的机器学习算法，例如卷积神经网络(CNN)。这种3D电路发表在《自然电子》上的论文中，由8个忆阻器层组成。调节电路中电流并直接在硬件中实现神经网络权重的电气组件。

“以前，我们开发了一种非常可靠的忆阻设备，可以满足人工神经网络内存中计算的大多数要求，将这些设备集成到大型二维阵列中，并展示了多种机器智能应用，”夏强飞教授说。进行这项研究的研究人员中的一位告诉TechXplore。“在我们最近的研究中，我们决定将其扩展到第三维，探索3-D神经网络中丰富连接的好处。”

基本上，夏教授和他的团队能够通过实验演示具有八个忆阻器层的3-D计算电路，这些电路都可以参与计算过程。它们的电路与其他先前开发的3-D电路(例如3-D NAND闪存)有很大不同，因为这些系统通常由堆叠的具有不同功能的层(例如，传感器层，计算层，控制层等)组成或粘合在一起。

“尝试构建多层计算电路时先前遇到的主要挑战之一是，除忆阻器外，没有其他可堆叠的设备，并且能够保持计算所需的所有性能，”彭林说。进行这项研究的研究人员告诉Techxplore。“例如，基于硅的CMOS技术是主流计算芯片的基本构建块，但是众所周知，它依赖于不可堆叠的高质量单晶硅层，因此很难用于3-D电路。”

尽管忆阻器是出色的堆叠设备，但迄今为止，研究人员仍无法实现用于大型计算应用的具有多个堆叠忆阻器层的3D电路。实际上，构建这样的电路需要高度复杂的过程，并且需要使用可以克服在执行大规模阵列操作时通常遇到的挑战的技术。

“建立忆阻器阵列的主要问题之一是单元间干扰，即所谓的'潜行路径问题，”这源于每个类似电阻的忆阻器元件之间的无源连接，” Lin说。“ A 2 -D忆阻器阵列可以通过将晶体管作为选择器件来缓解此问题，但是该解决方案无法应用于3-D。结果，现有的基于完全连接的拓扑结构的3D忆阻器设计在扩展到大型3D网络时将遭受越来越多的泄漏。”

为了克服以前尝试开发基于忆阻器的3D电路进行大规模计算时所面临的挑战，研究人员设计了一种具有独特拓扑结构(即各个零件的布置)的电路。忆阻器在其电路中通过“本地连接”链接。这意味着每个忆阻器仅与附近的少数设备共享电极，这种独特的设计策略可抑制大多数潜行路径，最终实现大规模数组运算。

夏，林教授及其同事设计的电路中，忆阻器的布置和连接的独特方式也使其成为实施先进计算技术(如人工神经网络(ANN))的理想选择。过去的研究表明，基于忆阻器的系统可以直接托管ANN，数据在其电路中流动，并可以实现网络的向前/向后传播策略。但是，几乎所有现有的忆阻器阵列都以规则形状的交叉开关结构排列，这不能反映ANN的结构。