您现在的位置是：首页 >动态 > 2024-04-24 06:04:29 来源：
vhdl语言和verilog语言区别（vhdl语言）
导读 大家好，我是小夏，我来为大家解答以上问题。vhdl语言和verilog语言区别，vhdl语言很多人还不知道，现在让我们一起来看看吧！VHDL硬件描述...
大家好，我是小夏，我来为大家解答以上问题。vhdl语言和verilog语言区别，vhdl语言很多人还不知道，现在让我们一起来看看吧！
VHDL硬件描述语言。。。。
具体你看百度百科吧
HDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言 。
http://baike.baidu.com/view/1201.html?tp=0_11
本文到此讲解完毕了，希望对大家有帮助。
